

**Method and apparatus for reordering memory operations in a superscalar or very long instruction word processor**

Patent Number: ☐ EP0742512, A3

Publication date: 1996-11-13

Inventor(s): MORENO JAIME HUMBERTO (US); EBICIOGLU MAHMUT KEMAL (US); LUICK DAVID ARNOLD (US); SILBERMAN GABRIEL MAURICIO (US); WINTERFIELD PHILIP BRAUN (US)

Applicant(s):: IBM (US)

Requested Patent: ☐ JP8314721

Application Number: EP19960106145 19960419

Priority Number (s): US19950435411 19950510

IPC Classification: G06F9/38

EC Classification: G06F9/38E2, G06F9/38D4, G06F9/38H2

Equivalents: JP3096423B2, ☐ US5625835

**Abstract**

A method and apparatus for reordering memory operations in superscalar or very long instruction word (VLIW) processors is described, incorporating a mechanism that allows for arbitrary distance between reading from memory and using data loaded out-of-order, and that allows for moving load operations earlier in the execution stream. This mechanism tolerates ambiguous memory references. The mechanism executes only one additional instruction for disambiguation purposes, thus producing good performance, and integrates memory disambiguation with speculative execution of instructions. The overhead introduced is only one instruction, and the load operation can be arbitrarily moved earlier in the instruction stream. The mechanism can cope with conflicts that occur as a result of an unexpected combination of store/load instructions, can be used in a coherent multiprocessor context, and combines speculative execution with reordering of memory operations in a way which requires

simple hardware support.



Data supplied from the esp@cenet database - I2

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平8-314721

(43) 公開日 平成8年(1996)11月29日

(51) Int.Cl.<sup>6</sup>

G 0 6 F 9/38

識別記号

3 5 0

庁内整理番号

F I

G 0 6 F 9/38

技術表示箇所

3 5 0 X

審査請求 未請求 請求項の数 3 O L (全 12 頁)

(21) 出願番号 特願平8-98035

(22) 出願日 平成8年(1996)4月19日

(31) 優先権主張番号 4 3 5 4 1 1

(32) 優先日 1995年5月10日

(33) 優先権主張国 米国 (US)

(71) 出願人 390009531

インターナショナル・ビジネス・マシーンズ・コーポレーション

INTERNATIONAL BUSINESS MACHINES CORPORATION

アメリカ合衆国10504、ニューヨーク州  
アーモンク (番地なし)

(72) 発明者 マフムット・ケマール・エビシオグルー

アメリカ合衆国10589ニューヨーク州・ソ  
マーズ クリスタル・ドライブ 38

(74) 代理人 弁理士 合田 潔 (外2名)


最終頁に続く

(54) 【発明の名称】 スーパースカラまたはVLIWプロセッサにおけるメモリ操作の順序替えのための方法及び装置

(57) 【要約】

【課題】 スーパースカラまたはVLIWプロセッサの中のメモリ操作を順序替えするための方法および装置を提供する。

【解決手段】 本発明による方法および装置は、メモリからの読み出しと非プログラム順序でロードされたデータの使用の間に任意の距離を置くことを可能にしたロード操作の実行ストリームの前の方へ移動することを可能にする機構を含む。この機構は、曖昧さをなくすために一つだけの追加の命令を実行するため、すぐれた性能をもたらし、メモリの曖昧さの解消と命令の投機的実行を統合する。導入されるオーバーヘッドは、命令一つだけであり、ロード操作は、命令ストリームの中の前の方へ任意に移動させることができる。この機構は、ストア/ロード命令の予期しない組み合わせの結果として生じる衝突に対処することができ、コヒーレントな多重プロセッサ・コンテキストの中で使用することができ、簡単なハードウェア・サポートを必要とする方法で投機的実行をメモリ操作の順序替えと組み合わせる。



## 1

## 【特許請求の範囲】

【請求項1】 スーパースカラまたはVLIWプロセッサにおいてメモリ操作を順序替える方法であって、プロセッサによって発行された命令をデコードするステップと、

デコードされた命令が非プログラム順序ロード命令であるかどうかを判別し、そうであれば、その非プログラム順序ロード命令が例外を生成するかどうかを判別するステップと、

例外を生成する非プログラム順序ロード命令について、前記ロード命令の目的レジスタに関連する遅延例外ビットをセットするステップと、

例外を生成しない非プログラム順序ロード命令のメモリ・アドレスをアドレス比較器に保管し、前記アドレス比較器に保管されたメモリ・アドレスのための有効ビットをセットするステップと、

デコードされた命令がストア操作であるかどうかを判別するステップと、

デコードされたストア命令によって参照されたメモリ・アドレスの範囲を前記アドレス比較器の中のすべてのエントリと比較するステップと、

前記アドレス比較器の中の一致する各エントリについて、その対応するエントリの有効ビットを無効にセットするステップと、

デコードされた命令がコミット操作であるかどうかを判別するステップと、

前記デコードされたコミット操作の目的レジスタに関連するアドレス比較器エントリの前記有効ビットをチェックし、前記有効ビットが無効にセットされている場合には遅延例外を生成し、同時に、前記コミット操作のソース・レジスタの遅延例外ビットをチェックし、遅延例外ビットがセットされている場合には、遅延例外を生成するステップと、

例外命令を打ち切り、制御を例外ハンドラへ移すステップと、を有する方法。

【請求項2】 許請項1に記載のスーパースカラまたはVLIWプロセッサにおいてメモリ操作を順序替える方法であって、さらに、

前記デコードされた命令が非プログラム順序ロード、ストア、又はコミット命令以外であるかどうかを判別するステップと、

該命令によって用いられたすべてのソース・レジスタのための前記遅延例外ビットをチェックし、任意の遅延例外ビットがセットされている場合には、目的レジスタの対応する遅延例外ビットをセットするステップと、を有する方法。

【請求項3】 メモリ操作を順序替えることのできるスーパースカラまたはVLIWプロセッサであって、前記プロセッサによって発行される命令をデコードするためのデコーダと、

## 2

各々が特殊レジスタとしてアクセス可能な遅延例外ビットを有する複数のレジスタと、

デコードされた命令が非プログラム順序ロード命令であるかどうかを判別し、そうであれば、該非プログラム順序ロード命令が例外を生成するかどうかを判別する機能的手段であって、例外を生成する非プログラム順序ロード命令について前記ロード命令の目的レジスタに関連する遅延例外ビットをセットする機能的手段と、

例外を生成しない非プログラム順序ロード命令のメモリ・アドレスを保管するためのアドレス比較器であって、保管されたメモリ・アドレスのためにセットされる有効ビットを有するアドレス比較器と、ただし、前記機能的手段は、デコードされた命令がストア操作であるかどうかを判別し、

前記アドレス比較器は、デコードされたストア命令によって参照されたメモリ・アドレスの範囲を前記アドレス比較器の中のすべてのエントリと比較し、前記アドレス比較器の中の一致する各エントリについて、その対応するエントリの有効ビットを無効にセットし、

前記機能的手段は、デコードされた命令がコミット操作であるかどうかを判別し、該デコードされたコミット操作のソース・レジスタに関連するアドレス比較器エントリの前記有効ビットをチェックし前記有効ビットが無効にセットされている場合には遅延例外を生成し、また同時に、前記コミット操作のソースレジスタの遅延例外ビットをチェックし、遅延例外ビットがセットされている場合には、遅延例外を生成して例外命令を打ち切り、例外命令が打ち切られるときに回復コードを実行する例外ハンドラし、を有するスーパースカラまたはVLIWプロセッサ。

## 【発明の詳細な説明】

## 【0001】

【発明の属する技術分野】 本発明は、一般的には、プログラムにおける命令レベルの並列化を利用するために、スーパースカラあるいはVLIW (very long instruction word) プロセッサにおけるメモリ操作の順序替えに関し、より詳しくは、任意に分離されたあるいは曖昧なメモリ参照にもかかわらずメモリ操作を順序替えし、それによってコンピュータ・システムの性能を著しく改善するための方法および装置に関する。該方法および装置は、単一プロセッサ・システムおよび多重プロセッサ・システムに適用が可能である。

## 【0002】

【従来の技術】 高性能の現代のプロセッサは、プログラムにおける命令レベルの並列化を利用するために、すなわち同時に二つ以上の命令を実行するために、スーパースカラおよび／またはVLIW技術に依存している。このようなプロセッサは、多数の機能ユニットを含んでおり、命令の順次ストリームを実行し、一サイクルごとに

## 3

メモリから二以上の命令を取り出すことができ、また、リソースの依存性および利用可能性に応じてサイクルごとに二以上の命令をディスパッチすることができる。これらの機能は、コンパイラによって活用され、コンパイラは、スーパースカラおよび/またはVLIW機構のために最適化されたコードを生成する。

【0003】順次プログラムにあっては、メモリ・ロード操作は、メモリからデータを読み出し、それをプロセッサ・レジスタにロードし、ロードされたデータに依存する一連の操作を頻繁に開始する。利用可能なリソースがあるスーパースカラあるいはVLIWプロセッサでは、メモリ・ロード操作をできるだけ早期に開始すると有利である。なぜなら、他の遊休のリソースを使用できるように、(潜在的なキャッシュ・ミスを含めて)メモリ・アクセスの遅延を隠し、それによってプログラムの実行時間が短縮できるからである。ロードならびにそのロードに依存する操作は、厳密な順次プログラムで行なわれるより早期に実行され、実行時間の短縮が達成される。このためには、非ブロック化ロード(すなわち、キャッシュ・ミスを生みだすロードを越えて命令を発し続ける)を実行する機能、先行するストアの前にロード(すなわち、非プログラム順序のロード)を発行する機能、先行するブランチの前へロードを移動させる(すなわち、投機の)機能、およびあるロードに依存する操作を他の操作の前へ移動させる機能が必要である。言い換えれば、プログラムの操作の順序替えを行なう機能が必要である。

【0004】メモリ操作の順序替えを行なう機能は、いくつかの要因、とくにプログラムの実行における実行時依存性から生じる要因によって制限される。これらの要因には、条件付きブランチ命令の前へ操作を移動することおよび曖昧なメモリ参照が含まれる。

【0005】ある操作を先行する条件付きブランチ命令の前へ移動することは、その操作が本当に必要かどうかができる前に実行されるため、プログラムの実行に投機性を招くことになる。その操作が必要であろうという期待のもとで、コードの移動が行なわれる。副作用のないレジスタ間操作は、その結果が未使用(「死んだ」)レジスタに保管される限り、投機的に実行することができる。操作の必要がない場合には、その結果は単に無視される。他方、副作用のあるレジスタ間操作及びメモリ・ロード操作は、例外(エラー)、保護違反、あるいは揮発性メモリ位置へのアクセスなど、起きてはならない副作用から回復する機構が存在している場合にのみ投機的に実行することができる。

【0006】あるメモリ・ロード操作を先行するメモリ・ストア操作の前へ動かすことは、コンパイル時にロードとストアによってアクセスされるメモリ位置が異なることを判別できない場合には、プログラムの実行において、曖昧な参照という問題が生じる。曖昧でないメモリ

## 4

参照は、衝突しないので、非プログラム順序で実行することができる。他方、曖昧なメモリ参照は、衝突の可能性を検出し、定刻前にロードされたデータを無視し、ストア操作が行なわれた後に正しい値を再ロードする機構が存在する場合にのみ非プログラム順序で実行することができる。この衝突は、複数バイトのオペランドのバイトで起こる場合があるため、ロード操作を行なうことが可能になる前にストア操作を完了することが必要になる。

10 【0007】上に述べた二つの問題は異なるものであるが、その影響と要求は同じである。すなわち、曖昧さの副作用を検出したそこから回復するための機構が存在しなければならない。以下の説明では、これらの問題は、いずれも「順序替えメモリ・アクセスの問題」と呼ぶ。

【0008】現在用いられているコンパイルの手法は、メモリ操作の順序替えのための静的メモリの曖昧さをなくすアルゴリズムを含むものである。これらのアルゴリズムは、二つのメモリ参照、すなわち一つのメモリ・ストア操作に続く一つのメモリ・ロード操作が同じ位置にアクセスするかどうかを判別する。参照が衝突しなければ(すなわち、それらが異なるメモリ位置をアドレス指定する場合には)、操作を順序替えして、ロードをストアの前に実行することが可能である。静的な曖昧さをなくす作業は、メモリ・アクセスのパターンが予測可能な場合にのみうまく機能する。しかし、そうでない場合も多く、コンパイラ/プログラマは、参照が実際に衝突することについて控えめな仮定を立て、順次(最初の順序で)実行してプログラムにおける命令レベルの並列化の可能性を低くするようにしなければならない。

30 【0009】メモリ操作の順序替えには、これまでも強い関心がはらわれてきた。例えば、K. ディフェンドーフおよびM. アレンの論文「モトローラ88110スーパースカラRISCマイクロプロセッサの機構」IEEE Micro, 1992年4月, pp. 40-63を参照されたい。モトローラ88110プロセッサ中の動的スケジューラは、ストア命令をストア待ち行列にディスパッチしストアされるべきオペランドが他の操作でまだ生成されていない場合にはそのストア操作は停止する。その後のロード命令は、そのストアを迂回してただちにメモリにアクセスし、メモリ・アクセスの動的順序替えを行なうことができる。アドレス比較器は、アドレスの危険を検出し、ロードがストアの前に同じアドレスへ進むのを防ぐ。待ち行列は、三つの未解決のストア操作を保持するため、この構造によって、きついループの実行時オーバーラップが可能となる。この構造は、順次実行のストリームの中でロードを実際に前へ動かすものではなく、ストア操作がが停止されたことによってロード操作が遅延することがないようにするだけである。

50 【0010】一定の条件下でのロード/ストア操作のル

ープから外への静的な動きは、K. エブシオグルー、R. グローブス、K. キム、G. シルバーマン、および I. ジブの「スーパースカラ環境内でのVLIWコンパイルーションの手法」プログラミング言語の設計と実施に関するSIGPLAN会議(PLDI'94)、1994年、に記載されている。このアプローチは、基本的には、条件付きで実行されるロードとストアが安全とみなされる場合にはそれらを移動させる追加の機能を有する、ループ不変命令のループから外への静的な移動の一般化である。この最適化の作業のために必要な条件は、衝突するメモリ参照(曖昧なメモリ参照)の可能性がないことを保証することを含むが、これは、常に可能なことではない。

【0011】プロセッサのアーキテクチャを修正することなしに投機的ロードのスケジューリングを可能にするコンパイルーションの手法は、D. バーンステイン、M. ロデー、およびM. ホプキンスの米国特許出願「コンピュータのための命令スケジューラ」(1992年5月14日出願、第07/882739号の継続出願としての、1994年12月27日出願、第08/364836号、本出願の譲受人に譲渡)に記載されている。このアプローチでは、投機的実行のためのロード操作の適当性は、それを、その操作で使用されるベース・レジスタに適用される条件および/またはそのベース・レジスタの内容に応じた一定数のカテゴリに分類することによって判別される。すなわち、上記のK. エブシオグルー等が記載している手法と同様に、このアプローチも、コンパイル時に検出できる場合に限定される。

【0012】「投機的な曖昧さの除去」とよばれるハイブリッドなメモリの曖昧さをなくす手法が、A. フアン、G. スレーブンバーグ、およびJ. シェンの「投機的な曖昧さの除去: ダイナミック・メモリの曖昧さをなくすためのコンパイルーションの手法」第21回コンピュータ・アーキテクチャ国際シンポジウム、シカゴ、pp. 200-210、1994年、に提案されている。このアプローチは、ハードウェアとコンパイラの手法を組み合わせるその目的を達成しようとするものである。この手法は、ハードウェア内のガードされた実行機能を必要とする曖昧なメモリ参照のいずれかの結果を見越してコードに変形を行なうものである。各対の曖昧なメモリ参照ごとに、コンパイラは、メモリ参照に依存するコードの二つのバージョンを生成する。一つのバージョンは、アドレスが重なり合うことを仮定し、他のバージョンは重なり合わないことを仮定する。いずれのバージョンにおいても、副作用のない操作が行なわれ、副作用のある操作は、二つのアドレスの比較の結果によってガードされる。このアプローチは、ガードされた実行の機能に加えてもとのプログラムより多くの操作とリソースを必要とし、曖昧さの除去しか行なわず、ブランチの前へロード操作を移動させる機能をもたない。

【0013】ロード操作をストア操作の前に実行できるようにしてプログラム実行のコンパイラの最適化を行なう他の方法が、A. ニコロの「実行時の曖昧さの除去: 静的に予想できない依存性への対処」IEEE議事録第38巻、1989年5月、に記載されている。このアプローチは、ストア操作の前へ移動させることのできるロードのコンパイラ識別と必要なコードのコンパイラ挿入に依存するもので、上記資料にA. フアン等が記載しているように、プロセッサがロードとストア操作の諸アドレスの間に一致があるかどうか実行時にチェックを行なうことができるが、保護された実行機能はない。一致がなければ、プロセッサは、ロードがストアの前へ動かされた一連の命令を実行する。他方、一致があれば、プロセッサは、ロードがストアの後に行なわれる一連の命令を実行する。アドレスの一致のチェックがプロセッサによって行なわれるので、このアプローチは、より多くの命令の実行とそれに関連する依存性(例: メモリ・アドレスの明示生成とアドレス比較)による潜在的な性能劣化を招く。さらに、順序替えロード操作は、ロードおよびストアの両操作のためのメモリ・アドレスが解決されるまで行なうことができない。

【0014】非プログラム順序操作の性能を改善するための方法および装置は、M. クマール、K. エブシオグルー、およびE. クロンスタッドの米国特許出願「コンピュータ・システムの性能を改善するための方法および装置」(1992年5月6日出願第07/880102号の継続出願としての、1994年10月7日出願、第08/320111号、本出願の譲受人に譲渡)に記載されている。この方法およびアプローチは、コンパイラの手法、4つの新しい命令、およびアドレス比較装置を使用するものである。コンパイラは、メモリ・ロード操作をメモリ・ストア操作の前へ静的に移動させる。非プログラム順序でロードされたオペランドのアドレスは、アソシアティブ・メモリへ保管される。要求があれば、アドレス比較装置が、アソシアティブ・メモリに保管されたアドレスをストア操作によって生成されたアドレスと比較する。衝突が検出されれば、問題を解決するための回復コードが実行される。このシステムは、それらのアドレスの比較を行なう必要がなくなれば、アソシアティブアドレス内に保管されたアドレスを消去する。このアプローチは、メモリ操作の順序替えの問題を扱うだけのものである。メモリ・ロード操作を投機的に実行する機能は含んでいない。さらに、このアプローチは、アドレス内の衝突のチェックを始動させまた必要なくなったオペランドのアドレスを消去するための特別の命令を必要とし、また、コンパイラに潜在的な衝突をすべて検出してベアリングさせなければならない。その結果、このアプローチは、(おそらくはエラーによって生じる)ストア/ロード命令の予想されない組み合わせによって生じる衝突に対処することができないし、また、コヒーレ

ントな多重プロセッサのコンテキストで使用することもできない。

【0015】関連する主題として、コンパイラ・サポートをともなったハードウェア機構が、K. エプシオグルー、およびM. ジルバーマンの米国特許出願「投機的命令における例外の取り扱い」（1995年1月24日出願、第08/377563号、本出願の譲受人に譲渡）に記載されている。この機構は、投機的に実行される命令によって生じる例外からオーバーヘッドを少なくするものである。この機構は、投機的な命令の実行中に生成された例外を示すためのレジスタごとの追加ビット、レジスタ・オペランドを保管して例外によって無効化された投機的命令が再実行されるようにするための二つの付加的レジスタ・ファイル、ならびに例外の発生源をたどることができる情報などのハードウェアに依存するものである。この機構は、投機的命令にのみ適用可能で、順序替えされたメモリ操作には適用できない。

【0016】F. アマゾン、R. ガブタ、V. カタール、M. シュランスカーの特許出願「ロード命令の積極的実行を可能にするメモリ・プロセッサ」（1993年4月2日出願、英国特許出願、GB2265481A、第9302148、3号）には、ロード命令を順序替えるための装置および方法が記載されている。この特許出願は、コンパイラが、待ち時間の長いロード命令を命令の順序の前の方へ移動させるコンピュータ・システムのためのメモリ・プロセッサを記載したものである。このメモリ・プロセッサは、ロード命令を、ロードに先立って実行されたであろうなんらかの順序が後のストア命令がそのロード命令によって指定されたと同じアドレスを参照するかどうかを判別するための十分な時間だけ特別のレジスタ・ファイルに保管する。その場合には、メモリ・プロセッサが、最初のロードを命令ストリームの中に再挿入し、それが順序通りに実行されるようにする。したがって、このシステムでは、コンパイラの制御のもとでロードをストアの前へ移動させることができるもので、ハードウェアに依存して衝突から回復するためのコードを挿入する。しかし、このシステムでは、ロードに依存する他の命令の順序替えを行なうことはできない（ハードウェア・リソースは、ロード命令のみを再挿入することができる）。また、ロードまたは他の命令の投機的実行を行なうこともできない。言い換えれば、この方法および装置は、コンパイルするときに最大値を知る必要のあるロード命令の待ち時間を隠すことに限られている。

【0017】

【発明が解決しようとする課題】したがって、本発明の一つの目的は、ロード命令を実行ストリームの前の方へ移動することができ、メモリからの読み出しと非プログラム順序でロードされたデータを用いることの間に任意の距離を置くことができる機構を提供することである。

本発明の他の一つの目的は、ロード操作のループから外への移動に限定されずまた曖昧なメモリ参照を許容することのできる機構を提供することである。本発明のさらに他の一つの目的は、曖昧さをなくすために一つだけ追加の命令を実行し、それにより性能を高め、またメモリの曖昧さの解消を投機的実行と統合する機構を提供することである。本発明のさらに他の一つの目的は、導入されるオーバーヘッドが命令一つだけであり、ロード操作を任意に命令ストリームの前のほうへ移動させることのできる機構を提供することである。本発明のさらに他の一つの目的は、ストア／ロード命令の予想しない組合わせの結果生じる衝突に対処することができ、コヒーレントな多重プロセッサのコンテキストで使用するこ

【0018】

【課題を解決するための手段】本発明にもとづけば、任意に分離された曖昧なメモリ参照についてでも、スーパースカラまたはVLIWプロセッサにおけるメモリ操作の順序替えを行なうための方法および装置が提供される。この順序替えは、従属操作の順序をプログラム実行の前の方へ移動させることによってプログラムの経路長を短縮し、それによってコンピュータ・システムの性能を高めるものである。この方法および装置は、メモリ操作の順序替えと投機的実行を統合するものであり、単一プロセッサ・システムにもまた多重プロセッサ・システムにも適用が可能である。装置は、メモリのアドレス指定における衝突をチェックする多重入力アドレス比較器、順序替えされたメモリ操作によって生成された衝突を示す比較器入力ごとの状況ビット、保留の例外を示すためのプロセッサのレジスタ・ファイル内のレジスタごとの状況ビット、レジスタを非プログラム順序でロードし、非プログラム順序でロードされたレジスタをコピーし、非プログラム順序でロードされたレジスタをコミットするための特別な命令、およびこれらのリソースを使用するコードならびに非プログラム順序で命令を実行する間に生じる例外から回復するためのコードを生成するためのコンパイラ・サポートから構成される。

【0019】非プログラム順序のメモリ操作から、下記の要件が生じる。

- ・非プログラム順序ロード操作によって生成される例外（副作用）は、ロードされたデータがプログラム順序での（非投機的）操作に使用されるまで報告されてはならない（行なわれてはならない）。
- ・ロード操作をストア操作の上へ移動させたときのアドレスのオーバーラップによる衝突が検出されなければならない。
- ・ストアの前にロードされたデータは、プログラム順序

で使用される前に妥当性がチェックされなければならない(言い換えれば、オーバーラップするストアにより無効となっていないことのチェック)。

・揮発性の位置には投機的にロードすることができない。

【0020】本発明で用いられるアプローチは、下記に依存するものである。

・命令レベルでの並列化を利用するためのコンパイラによるコードの静的順序替え。

・曖昧なメモリ・アクセスにおける衝突を検出し、遅延した例外を報告し、非プログラム順序でロードされたデータを操作するためのハードウェア・サポート。

・非プログラム順序でロードされたデータを操作した遅延した例外から回復するためのコードのコンパイラ生成。

【0021】

【発明の実施の形態】図1および図2は、本発明によって行なわれる非プログラム順序および他の操作のフローチャートを示す。

【0022】プロセッサが発行する各命令およびコヒーレントな多重プロセッサ・システムにおける他のプロセッサが発行する各ストア操作は、機能ブロック101でデコードされる。命令が、決定ブロック102で非プログラム順序ロード操作と判別され、該命令が、決定ブロック103で例外を生成すると判別された場合、機能ブロック104で、ロード命令の目的レジスタに関連する遅延例外(DX)ビットがセットされるが、プロセッサにはいかなる例外も発生されない。他方、該命令が例外を生成しない場合には、該命令によって参照されるメモリ・アドレスの範囲がアドレス比較器(AC)のエントリに保管され、このエントリの有効なビットが、機能ブロック105で有効にセットされる(すなわち、アドレス比較器のエントリは、最近非プログラム順序でロードされたメモリ・アドレスのキャッシュとして作用する)。

【0023】命令が、決定ブロック106でストア操作と判別された場合、決定ブロック107で、該命令によって参照されるメモリ・アドレスの範囲がアドレス比較器の中のすべてのエントリと比較される。機能ブロック108では、この範囲と一致する各エントリについて、対応する有効ビットを無効にセットする。決定ブロック109では、すべてのアドレスが比較されたかどうか判別する。

【0024】該命令が、決定ブロック110でコミット操作と判別された場合、命令のソース・レジスタに関連するアドレス比較器エントリ内の有効ビットが決定ブロック111でチェックされる。該ビットが偽にセットされている場合、機能ブロック112で遅延例外が生成される。同時に、そのコミット命令のソース・レジスタの遅延例外ビットも決定ブロック113でチェックされ

る。このビットがセットされた場合、機能ブロック114で遅延例外が生成される。

【0025】決定ブロック115で、操作が他のいずれかの操作であると判別された場合、決定ブロック116で該命令のすべてのソース・レジスタの遅延例外ビットがチェックされる。これらのビットのいずれかがセットされた場合、機能ブロック117で、命令の目的レジスタの遅延例外ビットがセットされるが、プロセッサにはいかなる例外も発生されない。それ以外では、機能ブロック118で、命令の目的レジスタの遅延例外ビットが偽とセットされる。

【0026】決定ブロック119で遅延例外が判別されてプロセッサに発生された場合、該例外命令は打ち切れ、実行制御が機能ブロック120で例外ハンドラへ移される。この例外ハンドラは、該例外を生成した該例外が発生される前に実行されたロード操作ならびにロードに依存するすべての操作の実行を繰り返す「回復コード」の実行を担当するものである。

【0027】図1および図2のフローチャートには、本発明の以下の特徴が示されている。

例外報告： ロード操作の非プログラム順序実行の間に生じるエラー(副作用)(保護違反など)は、非プログラム順序でロードされたデータが順次命令ストリームの中のロード命令の元の場所でプログラム順序の操作に必要とされるまでは報告されない。エラーがある場合には、ロード命令ならびに非プログラム順序で実行されたロードに依存するすでに実行された他の命令がその地点で再実行される。

【0028】例外を生じるおそれのある非プログラム順序ロード命令を実行するため、目的レジスタには「遅延例外」ビットのタグが付けられる。このビットは、遅延の形で、非プログラム順序ロード命令の実行中に発生した例外を報告するために用いられる。遅延例外ビットは、非プログラム順序ロードが例外を生成したときにセットされ、レジスタが他の操作に使用されるときに伝播される。コミット操作は、そのオペランドの遅延例外ビットをチェックする。遅延例外ビットがセットされる場合には、遅延例外が生成される。例外ハンドラは、遅延の形で報告される例外を生じたロード命令ならびにそれに依存するすでに実行された他の命令の再実行を担当するものである。

【0029】記憶・アドレスのオーバーラップによる衝突： スストア操作の前へ動かされたロード操作は、メモリ・アドレスのオーバーラップによる衝突を生じることがある。衝突は、また、コヒーレントな多重プロセッサ環境の中で他のプロセッサによって行なわれる操作によって生じることもある。いずれの場合にも、非プログラム順序ロードは、非プログラム順序ロードの実行からロードされたデータの最初のプログラム順序の使用までの間に(同じまたは別のプロセッサによる)同じメモリ位

置へのストア操作の結果として無効になったデータにアクセスすることがある。

【0030】ロード／ストア・アドレスのオーバーラップから生じる衝突は、多重エン트리「アドレス比較器」(AC)を用いて動的に検出される。非プログラム順序ロード操作を実行するときには、ロードされたオペランドの実アドレスの範囲がアドレス比較器エントリ内に保管される。

【0031】ストア操作が実行されるときには、そのストア・オペランドの実アドレスの範囲がアドレス比較器内のすべてのエントリの内容と比較される。同様に、コヒーレント多重プロセッサ・システムでは、システム内の他のプロセッサからストア参照を受け取ったときにアドレス比較器エントリもチェックされる。各アドレス比較器エントリについて、その実アドレスにおけるオーバーラップが検出された場合には、そのエントリは無効のマークが付けられる。

【0032】非プログラム順序でロードされたデータのコミット：非プログラム順序でロードされたオペランドならびにそれから生じるすべての値は、非投機的（プログラム順序）命令の中のオペランドとして使用できるようになる前に「コミットされる」必要がある。すなわち、プログラムは、特定のレジスタに関連するアドレス比較器エントリがデータが使用される地点（通常は、プログラム内の元の場所）でまだ有効であることを検査する必要がある。このためには特別な命令が用いられ、非プログラム順序でロードされたデータを別のレジスタにオプションでコピーし、同時に関連するアドレス比較器エントリの有効性を検査する。エントリが有効である場合には、コミット（コピー）操作が進行する。一方、エントリが無効である場合には、遅延例外が発生される。例外ハンドラは、そのロード操作および該ロードに依存するすでに実行された他のすべての操作を再実行する。

【0033】揮発性ロード：揮発性の位置からのロードは、非プログラム順序で実行されない。（記憶保護機構によって検出された）揮発性の位置からの非プログラム順序にロードするいかなる試みも、単に関連するレジスタの遅延例外ビットを設定するだけである。記憶装置へのアクセスは行なわれない。

【0034】ハードウェアの実装

図3は、上に述べた非プログラム順序ロードおよび他の操作をサポートするハードウェア・リソースが配備されたプロセッサを示す。このプロセッサは、固定および浮動小数点算術論理装置（ALU）など複数の機能ユニットを含む。図には、6個の機能ユニット201ないし206が示されているが、当業者には、具体的なプロセッサの設計に応じてより多くのまたはより少ない機能ユニットを配備できることが理解されよう。これらの機能ユニットは、データ・キャッシュ207からデータにアク

セスし、多重プロセッサ・システムの場合には、該データ・キャッシュが他のプロセッサに接続されている。機能ユニットは、汎用レジスタ（GPR）208、浮動小数点レジスタ（FPR）209、および条件レジスタ210に適当に接続される。

【0035】これまでに記載した構造は、従来のもので当業者にはよく理解されているものである。本発明は、GPR208、FPR208、および条件レジスタ210にそれぞれアドレス比較器（AC）バッファ211および遅延例外（DX）ビット212、213、214をそれぞれ付加するものである。より詳細には、一つの遅延例外ビットが非プログラム順序で実行された操作の目的となりえる各レジスタに関連付けられる。遅延例外ビットは、特殊レジスタとしてアクセス可能であり、また、コンテキストの切り替え時にプロセッサの状態の一部として保管され復元される。

【0036】アドレス比較器エントリは、非プログラム順序でロードされる各レジスタと関連付けられる。図3は、静的関連を示しており、各レジスタは、固有の（固定された）関連エントリをもっている。（あるいは、アドレス比較器エントリは、実行時に、それを必要とする各レジスタに動的に割り当てることもできる。）本発明のこの実施形態にあつては、各ACエントリは、（1）非プログラム順序でロードされたオペランドの実アドレスの範囲、（2）非プログラム順序でロードされたオペランドのいずれかのバイトが同じプロセッサまたはコヒーレントな多重プロセッサ・システムの他のプロセッサのいずれかからのその後のストア操作によって修正されたかどうかを示す有効ビット、および、（3）ACエントリでカバーされるアドレスの範囲および各ストア操作のアドレスの範囲における一致をチェックする比較器から構成されている。

【0037】図3に示す実施形態では、ある実装が非プログラム順序でロードすることのできるレジスタ数より少ないACエントリを含む場合には、ACエントリのないレジスタは、永久に無効にセットされる関連する有効ビットを有するだけである。このようにして、存在しないACエントリへのアクセスは無効エントリを報告し、遅延例外が生成する。

【0038】非プログラム順序命令は、以下のようにレジスタ・オペランドのDXビットを使用する。命令が例外を生成する場合には、目的レジスタのDXビットのみがセットされ、例外は発生さ。命令によって使用されたオペランドのDXビットがセットされると（これは、遅延例外がすでに生成されたことを示す）、目的レジスタのDXビットもセットされる。すなわち、遅延例外が非プログラム順序操作を通して伝播される。

【0039】上に述べたリソースに加えて、本発明は、プロセッサによって実行される次の命令を含む。Load Register Out-of-order -



この命令は、メモリ位置をレジスタにロードし、有効のマークが付けられた対応するACエントリ内のオペランドの実アドレスの範囲をストアする。実際には、ロード命令は、該命令のプログラム順序／非プログラム順序性を示す1ビットを付加することで拡張される。Move Register Out-of-order -

この命令は、ソース・レジスタの内容とそれに関連するACエントリを目的レジスタ及び関連する目的ACエントリにコピーする。その機能から、これは、常に非プログラム順序命令である。ソース・レジスタの遅延例外(DX)ビットは、目的レジスタの遅延例外ビットにコピーされるが、例外は発生しない。Commit Register - この命令は、プログラム順序でのみ実行される。これは、非プログラム順序でロードされたレジスタの内容を他のレジスタにコピーし、ソース・レジスタに関連するアドレス比較器エントリがまだオーバーラップするアドレスへのストアによって無効化されていないかどうかをチェックし、また、ソース・レジスタの遅延例外ビットがセットされていないかどうかをチェ

元のコード

```
...
...
store    r3, 20 (r2)
...
load     r5, 10 (r4)
add      r6, r5, 20
sub      r7, r6, r7
...
```

ロード命令は、右側の欄に示すようにストアの上に動かされる。この例では、目的レジスタがリネームされると仮定している。右側の欄のロード命令コードにクエスチョン・マークで示されているように、新しい目的レジスタは非プログラム順序でロードされる。その結果、そのデータは目的レジスタにロードされるが、ロードされた

前のコード

```
load?    r25, 10 (r4)
...
...
store    r3, 20 (r2)
...
commit   r5, r25
add      r6, r5, 20
sub      r7, r6, r7
...
```

さらに、これらの命令が例外を生じないと仮定する。その場合には、コミット操作の後にレジスタ・コピー操作が続き、必要ならば非プログラム順序操作の結果をそれらの宛先レジスタへコピーする。このようなコピー操作は、コンパイラが行なうコードの最適化の中のコピー伝

ックする。アドレス比較器エントリが有効であり遅延例外(DX)ビットがセットされていない場合には、レジスタ移動操作が進行する。ACエントリが有効でない場合あるいはDXビットがセットされている場合には、遅延例外が生成される。Invalidate Address Comparator Entries -

この命令は、アドレス比較器の全内容を無効化する。これは、コンテキストの切り替え時にACが保管されていない場合に、古いコンテキストからのACが新しいコンテキストにおいて例外を生成するのを避けるためにシステム・ソフトウェアによって使用される。

【0040】ロード操作の投機の例

以下、上に述べたリソースの使用を例により示す。下の左側の欄は(元の)コードを示すもので、ストア命令の下に、ロード命令と、そのロードに依存する若干の算術命令を含んでいる。この例では、命令名の後の最初のレジスタが目的レジスタであり、残りのレジスタはオペランドである。

ストアの上に移動されたロード

```
load?    r25, 10 (r4)
...
store    r3, 20 (r2)
...
commit   r5, r25
add      r5, r5, 20
sub      r7, r6, r7
...
```

オペランドのアドレスの範囲は、有効のマークが付けられたACエントリに保管される。右側の欄に示すように、元のロード命令は、コミット命令で置換される。

【0041】ロードに続く算術命令が下に示すように順序替えされると仮定する。

コミット命令の上に移動された操作

```
load?    r25, 10 (r4)
add?     r26, r25, 20
add?     r27, r26, r7
...
store    r3, 20 (r2)
...
commit   r5, r25
copy     r6, r26
copy     r7, r27
...
```

播ステップによってなくすることができる。非プログラム順序レジスタのコミット命令とは異なり、このレジスタ・コピー操作は、対応するオペランドが前のコミット操作によって暗示的に有効化または無効化されているため、アドレス比較器をチェックすることなく、ソース・

レジスタを宛先レジスタにコピーするだけである。

【0042】ストア操作が非プログラム順序でロードされた位置とオーバーラップする場合には、ストア操作の副作用として、対応するACエントリが無効としてマークが付けられる。その結果、コミット命令の実行が遅延例外を生じる。この例外に関連するハンドラは、ロード操作ならびに該ロードに依存した例外が生じる前に実

順序替えされたコード

```
load?  r25, 10 (r4)
add?   r26, r25, 20
sub?   r27, r26, r7
...
store  r3, 20 (r2)
...
commit r5, r25
0
copy   r6, r26
7
copy   r7, r27
...
```

非プログラム順序ロードに依存する各命令は、回復コードの一部として再実行され、該回復コードは、コミット操作を再実行するために戻ることに留意が必要である。あるいは、さらに最適化のため、可能な場合には、回復コードは、元の目的レジスタを直接に更新して、コピー伝播の最適化によって除去されなかったレジスタ・コピー操作をスキップすることができる。以上、本発明を好ましい一実施形態に関して説明したが、当業者は、本発明を特許請求の範囲の精神および範囲内で変更して実施

【0044】まとめとして、本発明の構成に関して以下の事項を開示する。

(1) スーパースカラまたはVLIWプロセッサにおいてメモリ操作を順序替える方法であって、プロセッサによって発行された命令をデコードするステップと、デコードされた命令が非プログラム順序ロード命令であるかどうかを判別し、そうであれば、その非プログラム順序ロード命令が例外を生成するかどうかを判別するステップと、例外を生成する非プログラム順序ロード命令について、前記ロード命令の目的レジスタに関連する遅延例外ビットをセットするステップと、例外を生成しない非プログラム順序ロード命令のメモリ・アドレスをアドレス比較器に保管し、前記アドレス比較器に保管されたメモリ・アドレスのための有効ビットをセットするステップと、デコードされた命令がストア操作であるかどうかを判別するステップと、デコードされたストア命令によって参照されたメモリ・アドレスの範囲を前記アドレス比較器の中のすべてのエントリと比較するステップと、前記アドレス比較器の中の一一致する各エントリにつ

行された二つの操作を実行する回復コードを含んでいる。このため、回復コードの中で再実行される命令のオペランドは、同じレジスタの中または他の位置でまだ利用可能でなければならない。

【0043】例として、上に示した順序替えコードのための下に示す回復コードを検討する

回復コード

```
rcvr: load  r25, 10 (r
      add   r5, r25, 2
      sub   r5, r26, r
      return
```

いて、その対応するエントリの有効ビットを無効にセットするステップと、デコードされた命令がコミット操作であるかどうかを判別するステップと、前記デコードされたコミット操作の目的レジスタに関連するアドレス比較器エントリの前記有効ビットをチェックし、前記有効ビットが無効にセットされている場合には遅延例外を生成し、同時に、前記コミット操作のソース・レジスタの遅延例外ビットをチェックし、遅延例外ビットがセットされている場合には、遅延例外を生成するステップと、例外命令を打ち切り、制御を例外ハンドラへ移すステップと、を有する方法。

(2) 上記(1)に記載のスーパースカラまたはVLIWプロセッサにおいてメモリ操作を順序替える方法であって、さらに、前記デコードされた命令が非プログラム順序ロード、ストア、又はコミット命令以外であるかどうかを判別するステップと、該命令によって用いられたすべてのソース・レジスタのための前記遅延例外ビットをチェックし、任意の遅延例外ビットがセットされている場合には、目的レジスタへの対応する遅延例外ビットをセットするステップと、を有する方法。

(3) メモリ操作を順序替えることのできるスーパースカラまたはVLIWプロセッサであって、前記プロセッサによって発行される命令をデコードするためのデコードと、各々が特殊レジスタとしてアクセス可能な遅延例外ビットを有する複数のレジスタと、デコードされた命令が非プログラム順序ロード命令であるかどうかを判別し、そうであれば、該非プログラム順序ロード命令が例外を生成するかどうかを判別する機能的手段であって、例外を生成する非プログラム順序ロード命令につい

て前記ロード命令の目的レジスタに関連する遅延例外ビットをセットする機能的手段と、例外を生成しない非プログラム順序ロード命令のメモリ・アドレスを保管するためのアドレス比較器であって、保管されたメモリ・アドレスのためにセットされる有効ビットを有するアドレス比較器と、ただし、前記機能的手段は、デコードされた命令がストア操作であるかどうかを判別し、前記アドレス比較器は、デコードされたストア命令によって参照されたメモリ・アドレスの範囲を前記アドレス比較器の中のすべてのエントリと比較し、前記アドレス比較器の中の一致する各エントリについて、その対応するエントリの有効ビットを無効にセットし、前記機能的手段は、デコードされた命令がコミット操作であるかどうかを判別し、該デコードされたコミット操作のソース・レジスタに関連するアドレス比較器エントリの前記有効ビットをチェックし前記有効ビットが無効にセットされている場合には遅延例外を生成し、また同時に、前記コミット操作のソースレジスタの遅延例外ビットをチェックし、遅延例外ビットがセットされている場合には、遅延例外を生成して例外命令を打ち切り、例外命令が打ち切れ

るときに回復コードを実行する例外ハンドラーし、を有するスーパースカラまたはVLIWプロセッサ。

【図面の簡単な説明】

【図1】本発明によって行なわれるプログラム順序および非プログラム順序の操作の実行のための論理を示すフローチャート。


【図2】本発明によって行なわれるプログラム順序および非プログラム順序の操作の実行のための論理を示すフローチャート。

10 【図3】図1及び図2のフローチャートに示した非プログラム順序の操作の実行をサポートするハードウェア・リソースを示すブロック図である。


【符号の説明】

201~206	機能ユニット
207	データ・キャッシュ
208	汎用レジスタ
209	浮動小数点レジスタ
210	条件レジスタ
211	アドレス比較器
212~214	DXビット


【図2】



【図1】



【図3】



フロントページの続き

(72)発明者 デビット・アーノルド・ルイック  
アメリカ合衆国55906ミネソタ州 ローチ  
ェスター ハウソーン ヒル ロード エ  
ヌ・イ 2317

(72)発明者 ジャイミー・ハムベルト・モレノ  
アメリカ合衆国10530ニューヨーク州 ハ  
ーツデール ホルメス・アベニュー 205

(72)発明者 ガブリエル・モーリシオ・シルバーマン  
アメリカ合衆国10546ニューヨーク州 ミ  
ルウッド ヒッデン ホーロー・レーン  
141

(72)発明者 フィリップ・ブラウン・ウィンターフィー  
ルド  
アメリカ合衆国55902ミネソタ州 ローチ  
ェスター エイス アベニュー エス・ダ  
ブリュウ 822